| 发明名称 | 存储器及其制作方法 | ||
| 摘要 | 本发明公开了一种冠状势垒复合隧穿层的纳米晶浮栅非易失存储器，包括：硅衬底，在硅衬底上重掺杂的源导电区和漏导电区，在源、漏导电区之间的载流子沟道上覆盖的由高k材料介质/SiO<sub>2</sub>材料介质/高k材料介质组成的复合隧穿层，在复合隧穿层上覆盖的纳米晶浮栅层、在纳米晶浮栅层上覆盖的高k材料或SiO<sub>2</sub>材料控制栅介质层，和在控制栅介质层上覆盖的栅材料层。同时公开了一种制作上述存储器的方法。利用本发明，综合改善了浮栅非易失存储器的存储性能，提高了编程/擦除速度和耐受性、数据保持特性，降低了编程/擦除电压和操作功耗，折衷了编程/擦除效率和数据保持的矛盾，提高了集成度，并且制作工艺简单，降低了制作成本。 | ||
| 申请公布号 | CN101494225A | 申请公布日期 | 2009.07.29 |
| 申请号 | CN200910078245.5 | 申请日期 | 2009.02.23 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 刘明;王琴;胡媛;郭婷婷 |
| 分类号 | H01L27/115(2006.01)I;H01L29/788(2006.01)I;H01L21/8247(2006.01)I;H01L21/31(2006.01)I | 主分类号 | H01L27/115(2006.01)I |
| 代理机构 | 北京市德权律师事务所 | 代理人 | 王建国 |
| 主权项 | 1、一种冠状势垒复合隧穿层的纳米晶浮栅非易失存储器，其特征在于，该存储器包括：硅衬底(1)；在所述硅衬底上重掺杂的源导电区(8)和漏导电区(9)；在所述源、漏导电区之间的载流子沟道上覆盖的复合隧穿层，其中，所述复合隧穿层包括：第一高介电常数材料介质层(2)，第二SiO2材料介质层(3)，和第三高介电常数材料介质层(4)；在所述复合隧穿层上覆盖的纳米晶浮栅层(5)；在所述纳米晶浮栅层上覆盖的控制栅介质层(6)；和在所述控制栅介质层上覆盖的栅材料层(7)。 | ||
| 地址 | 100029北京市朝阳区北土城西路3号中科院微电子所 | ||