发明名称 |
CPU连接电路、数据处理装置、算术处理设备、使用这些模块的便携式通信终端及数据传送方法 |
摘要 |
提供了一种CPU连接电路和一种方法,其中CPU连接电路是两个CPU通过交替地进行布置在两个CPU之间的两个缓冲器之间的转换来防止数据处理不能被接收侧的CPU充分执行的事件,而将要使用的电路。包括了监控CCPU 1所存储在缓冲器(301,302)的任何一个中的数据的量是否到达预定的阈值的存储控制器(303);当CCPU 1所存储在缓冲器(301,302)中的数据的量到达阈值时,存储控制器(303)请求ACPU 2获取存储在缓冲器中的数据,并且将来自CCPU的数据的存储目的地改变为两个缓冲器中的另一个;阈值是大于CCPU 1发送至缓冲器(301,302)的数据的单位量的值。 |
申请公布号 |
CN101495980A |
申请公布日期 |
2009.07.29 |
申请号 |
CN200780028566.3 |
申请日期 |
2007.07.25 |
申请人 |
日本电气株式会社 |
发明人 |
中川贵雄;立河孝;中村直行;塚本直史;细井俊克;仓金博 |
分类号 |
G06F13/38(2006.01)I |
主分类号 |
G06F13/38(2006.01)I |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
宋 鹤;南 霆 |
主权项 |
1.一种包括两个缓冲器的CPU连接电路,所述CPU连接电路被连接在两个CPU之间,用于中继从所述两个CPU中的一个到所述两个CPU中的另一个的数据传送,所述CPU连接电路包括:用于监控发送侧CPU所存储在所述两个缓冲器的任何一个中的数据的量是否到达预定的阈值的装置;以及用于当所述发送侧CPU所存储在缓冲器中的数据的量到达所述阈值时,请求接收侧CPU获取存储在缓冲器中的数据,并且将所述发送侧CPU的数据存储目的地改变为所述两个缓冲器中的另一个的装置,所述阈值是大于所述发送侧CPU发送至缓冲器的数据的单位量的值。 |
地址 |
日本东京都 |