发明名称 |
静电放电保护电路及操作方法 |
摘要 |
ESD保护电路(201)用于IC中的耐高压I/O电路。这是通过提供从I/O焊盘至比较小的升压总线(BOOST BUS)的小ESD二极管(217)来实现的。BOOST BUS用于给触发电路(203)提供电力。由于该触发电路中的极小的电流消耗,这个路径在ESD事件期间有非常小的电流。从I/O焊盘到触发电路(203)除了非常小的IR电压降之外存在二极管压降。触发电路(203)控制比较大的串联箝位NMOSFET(207、209)。最终结果是两个串联箝位NMOSFET的栅极-源极电压(VGS)都增大了,从而增大了串联箝位NMOSFET(207、209)的导电性。这降低了每一个NMOSFET(207、209)的导通电阻,从而改善了ESD的性能,并降低了实现稳定ESD保护电路所要求的布图面积。 |
申请公布号 |
CN100521439C |
申请公布日期 |
2009.07.29 |
申请号 |
CN200480029739.X |
申请日期 |
2004.09.22 |
申请人 |
飞思卡尔半导体公司 |
发明人 |
迈克尔·斯托金格;詹姆斯·W·米勒 |
分类号 |
H02H9/00(2006.01)I;H02H3/22(2006.01)I |
主分类号 |
H02H9/00(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
黄启行;穆德骏 |
主权项 |
1. 一种集成电路,包括:第一总线;第二总线;第三总线;第四总线;分流电路,包括具有层叠式结构的多个晶体管,该分流电路具有多个控制端子,第一电流端子耦合在第一总线上,第二电流端子耦合在第二总线上,中间端子耦合至第四总线,其中该分流电路被制成导电的以为来自静电放电事件的电流提供从第一总线至第二总线的放电路径;触发电路,具有耦合在分流电路的多个控制端子的第一控制端子上以提供第一控制信号的第一输出端,以及耦合在分流电路的多个控制端子的第二控制端子上以提供第二控制信号的第二输出端,该触发电路还包括分别耦合至第一总线、第二总线、第三总线和第四总线的第一输入端、第二输入端、第三输入端和第四输入端;以及焊盘,该焊盘耦合在第一总线、第二总线以及第三总线上。 |
地址 |
美国得克萨斯 |