带由分离读写信号驱动逻辑行解码器电路的边读边写闪存

摘要

闪存装置能包括本地行解码器电路，其配置为响应从本地行解码器电路外部提供到该本地行解码器电路的分开的读和写控制信号来驱动耦合到闪存的存储体的字线。所以，多重本地行解码器电路能被向其提供分开的读和写控制信号的单个全局行解码器电路所控制。通过将用于解码地址的组合逻辑电路置于全局行解码器电路而非本地行解码器电路中，可以减少本地行解码器电路的体积，从而减小了闪存装置的体积。例如，根据本发明的一些实施例，用于地址解码的与非逻辑电路定位于全局行解码器电路中，因此，允许减少分配给本地行解码器电路的区域。而且，由于在闪存装置中可以由许多本地行解码器电路实现，所以闪存装置的总体积可以减小。

主权项

1. 一种闪存包括：本地行解码器电路，其配置为响应从本地行解码器电路外部提供到该本地行解码器电路的分开的读和写控制信号来驱动耦合到闪存的存储体的字线；和全局行解码器电路，其经由分开的读和写控制信号耦合到本地行解码器电路，并且被配置以基于提供到全局行解码器电路的地址，来激活分开的读和写控制信号，所述全局行解码器电路指向与用字线能够访问的地址相关的存储器单元；其中，所述地址包括读地址和写地址。