发明名称 |
一种在COB-DRAM制造中提高SAC刻蚀制程容许度的方法 |
摘要 |
本发明涉及提高自对准接触(SAC)刻蚀容许度的COB-DARM的制作方法。该方法通过氮化硅间隔层形成以后,在该间隔层上形成一多晶硅保护层,使其在SAC刻蚀中保护氮化硅间隔层,减少肩部氮化硅的损失,因而提高SAC刻蚀的制程容许度,避免了完成后续制程后常出现的SAC孔中的导体与位线间的桥接问题。 |
申请公布号 |
CN100520596C |
申请公布日期 |
2009.07.29 |
申请号 |
CN200610026587.9 |
申请日期 |
2006.05.16 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
颜进甫;肖德元 |
分类号 |
G03F7/20(2006.01)I;G03F7/26(2006.01)I;H01L21/00(2006.01)I |
主分类号 |
G03F7/20(2006.01)I |
代理机构 |
北京市金杜律师事务所 |
代理人 |
李 勇 |
主权项 |
1. 一种COB-DRAM制造中提高SAC刻蚀容许度的方法,包括如下步骤:a)形成COB结构的位线以及其间隔层以后,在淀积内层电介质层(ILD)之前,淀积一多晶硅层以覆盖和保护所述间隔层;以回蚀,去除存在于位线顶部与位线及位线之间底部的多晶硅,此时多晶硅只覆盖于间隔层;在硅片上覆盖第一光刻胶层,光刻、显影形成第一光刻胶图案,所述第一光刻胶只覆盖欲形成SAC接触孔的区域;b)刻蚀掉没有光刻胶保护区域的多晶硅,去除光刻胶、清洗,此时多晶硅只覆盖于欲形成SAC接触孔区域的氮化硅间隔层的二侧;c)淀积内层电介质层(ILD);d)覆盖第二光刻胶层,光刻、显影定义SAC接触孔图案;e)刻蚀所述内层电介质层(ILD),形成所述SAC接触孔,去除光刻胶;f)清洗;g)进行淀积导体材料和其他后续制程。 |
地址 |
201203上海市浦东新区张江路18号 |