半导体集成电路和半导体器件

摘要

一种加快了对源极/漏极电极电压变化的响应的半导体集成电路。LDMOS晶体管包括：形成在第一导电类型的半导体衬底中的第二导电类型的第一阱区；形成在第一阱区中的第一导电类型的第二阱区；形成在第二阱区中的第二导电类型的第三阱区；形成在第二阱区中的漏极区域；形成在第三阱区中的源极区域；隔着栅极绝缘膜形成在漏极区域与源极区域之间的第三阱区上方的栅极电极；以及形成在栅极电极与漏极区域之间的绝缘层。半导体衬底与源极区域之间的寄生电容以及衬底与漏极区域之间的寄生电容被分别串联，并且看起来相当小。因此，在作为对源极(漏极)电极电压变化的跟随响应的漏极(源极)电压变化的延迟相当小。

主权项

1. 一种半导体集成电路，具有形成在P型半导体衬底上的P沟道LDMOS晶体管，该P沟道LDMOS晶体管包括：形成在P型半导体衬底中的N型第一阱区；形成在第一阱区中的P型第二阱区；形成在第二阱区中的N型第三阱区；形成在第二阱区中的漏极区域；形成在第三阱区中的源极区域；隔着栅极绝缘膜形成在漏极区域与源极区域之间的第三阱区上方的栅极电极；以及形成在栅极电极与漏极区域之间的绝缘层，所述半导体集成电路进一步包括使用P沟道LDMOS晶体管的电平移位电路，该电平移位电路包括：一对N沟道差分输入MOS晶体管；一对分别与N沟道差分输入MOS晶体管的漏极耦合的P沟道钳位MOS晶体管；以及一对分别与P沟道钳位MOS晶体管的源极耦合的P沟道负载MOS晶体管，其中P沟道钳位MOS晶体管是P沟道LDMOS晶体管；其中该对P沟道负载MOS晶体管交叉耦合，其中一个P沟道负载MOS晶体管的栅极电极与另一个P沟道负载MOS晶体管的漏极电极耦合，所述另一个P沟道负载MOS晶体管的栅极电极与所述一个P沟道负载MOS晶体管的漏极电极耦合；以及其中响应施加在该对N沟道差分输入MOS晶体管的差分输入，从该对P沟道钳位MOS晶体管的源极电极输出相对于差分输入的幅度被电平移位的信号。