发明名称 半导体装置及其制造方法
摘要 一种半导体装置及其制造方法,能够以较少的工序制造出具有所期望的特性的多种类型的晶体管。该半导体装置具有:到达第1深度的元件分离区域;第1导电型的第1和第2阱;第1晶体管,形成于第1阱,具有第1厚度的栅极绝缘膜、和第2导电型的源极/漏极区域和栅电极;以及第2晶体管,形成于第2阱内,具有比第1厚度薄的第2厚度的栅极绝缘膜、和第2导电型的源极/漏极区域和栅电极,第1阱具有仅在与第1深度相同或更深的深度具有最大值的第1杂质浓度分布,第2阱具有第2杂质浓度分布,该分布在与第1阱相同的第1杂质浓度分布上重合了在比第1深度浅的第2深度具有最大值的杂质浓度分布,使得整体上在第2深度显示最大值。
申请公布号 CN100514650C 申请公布日期 2009.07.15
申请号 CN03825383.6 申请日期 2003.04.10
申请人 富士通微电子株式会社 发明人 江间泰示;儿嶋秀之;姉崎彻
分类号 H01L27/088(2006.01)I;H01L21/8238(2006.01)I 主分类号 H01L27/088(2006.01)I
代理机构 北京三友知识产权代理有限公司 代理人 李 辉
主权项 1. 一种半导体装置,具有:元件分离区域,形成为从半导体基板的表面到达第1深度位置;形成于所述半导体基板上的第1导电型的第1和第2阱;第1晶体管,形成于所述第1阱内,具有第1厚度的栅极绝缘膜、和与所述第1导电型相反的第2导电型的源极/漏极区域和栅电极;以及第2晶体管,形成于所述第2阱内,具有比所述第1厚度薄的第2厚度的栅极绝缘膜、和第2导电型的源极/漏极区域和栅电极,所述第1阱具有第1杂质浓度分布,该分布仅在与所述第1深度位置相同或更深的深度位置具有最大值,所述第2阱具有第2杂质浓度分布,该分布在与所述第1阱相同的第1杂质浓度分布上重合了在比所述第1深度位置浅的第2深度位置具有最大值的杂质浓度分布,使得整体上在第2深度位置显示最大值。
地址 日本东京都