| 主权项 |
1.一种半导体晶片打线结构改良，其至少包含有：至少二电性连接部，该电性连接部上设有至少一焊点；半导体晶片，该半导体晶片系设于其中一电性连接部上；至少一连接线，该连接线系设于该电性连接部以及该半导体晶片间，并构成焊点与半导体晶片之电性连接，该连接线接触焊点处系形成有一平直部，该平直部系平行靠近于该电性连接部上。2.如申请专利范围第1项之半导体晶片打线结构改良，其中，该半导体晶片可以绝缘方式设置于其中一电性连接部上。3.如申请专利范围第1项之半导体晶片打线结构改良，其中，该连接线由该半导体晶片朝上形成第一区段，再朝焊点略为平移形成第二区段，之后再朝下方靠近焊点处形成第三区段，最后由第三区段延伸为平直部。4.如申请专利范围第3项之半导体晶片打线结构改良，其中，该第三区段系略为垂直于电性连接部。5.如申请专利范围第3项之半导体晶片打线结构改良，其中，该第三区段系为一倾斜线。6.如申请专利范围第3项之半导体晶片打线结构改良，其中，该第一、第二区段间系形成第一弯折部，而第二、第三区段间系形成第二弯折部。7.如申请专利范围第6项之半导体晶片打线结构改良，其中，该第二区段处进一步形成至少一第三弯折部，该第三弯折部系低于第一、第二弯折部。8.如申请专利范围第7项之半导体晶片打线结构改良，其中，该第三弯折部系与该电性连接部形成一适当间距。9.如申请专利范围第7项之半导体晶片打线结构改良，其中，该第三弯折部系靠近于电性连接部。10.如申请专利范围第3项之半导体晶片打线结构改良，其中，该第一区段之长度系小于第三区段之长度。11.如申请专利范围第1、3或7项之半导体晶片打线结构改良，其中，该平直部之长度系大于1.5倍连接线之截面积。12.如申请专利范围第1、3或7项之半导体晶片打线结构改良，其中，该电性连接部上进一步形成有一封装胶体，以将半导体晶片以及连接线包覆。13.如申请专利范围第1、3或7项之半导体晶片打线结构改良，其中，该半导体晶片可以为发光二极体晶片。14.如申请专利范围第1、3或7项之半导体晶片打线结构改良，其中，该电性连接部上进一步设有一安全焊点，而该平直部系与该安全焊点间设有一安全连接线作为电性连接。图式简单说明：第一图系为习有半导体封装件之结构示意图。第二图系为习有焊线之结构示意图。第三图系为本创作中第一实施例半导体晶片打线结构之结构示意图。第四图系为本创作中第一实施例打线结构之放大结构示意图。第五图系为本创作中第二实施例打线结构之放大结构示意图。第六图系为本创作中第三实施例打线结构之放大结构示意图。第七图系为本创作中第四实施例打线结构之放大结构示意图。第八图系为本创作中第五实施例打线结构之放大结构示意图。 |
