| 摘要 |
Распределитель импульсов, содержащий сдвиговый регистр и дешифратор, при этом N пар прямых и инверсных выходов сдвигового регистра являются входами дешифратора, а его N выходов являются выходами устройства, N-й инверсный выход сдвигового регистра подключен к его входу последовательного кода, а вход тактовой частоты подключен к шине тактовой частоты, отличающийся тем, что введены первая и вторая логические схемы ИЛИ, первая и вторая дифференцирующие схемы, логическая схема ИЛИ-НЕ, логический элемент НЕ, первый и второй D-триггеры, RS-триггер и индикатор, причем 1…N-1 нечетные выходы дешифратора являются входами первой логической схемы ИЛИ, 2…N четные выходы дешифратора являются входами второй логической схемы ИЛИ, выход первой логической схемы ИЛИ через первую дифференцирующую схему подключен к первому входу логической схемы ИЛИ-НЕ, выход второй логической схемы ИЛИ через вторую дифференцирующую схему подключен ко второму входу логической схемы ИЛИ-НЕ, выход которой подключен к R-входу первого D-триггера, вход D которого подключен к шине логической единицы, а прямой выход - к D-входу второго D-триггера, инверсный выход которого подключен к R-входу RS-триггера, выход которого подключен к индикатору, а S-вход подключен к шине установки, при этом шина тактовой частоты подключена через логический элемент НЕ к С-входам первого и второго D-триггеров. |
