评估芯片

摘要

评估芯片。公开了一种中断优先级顺序可以随意改变的评估芯片。多个中断优先级顺序确定电路(20-1至20-4)对从外部施加的用于进行中断优先级顺序修改控制的多个信号(S11至S14)以及多个中断信号(S31-1至S31-4)进行逻辑运算，并且输出中断修改信号(S24-1至S24-4)。多个中断模块(30-1至30-4)对多个信号(S24-1至S24-4)以及从外部施加的多个中断请求信号(S15-1至S15-4)进行逻辑与运算。地址产生电路(40)对多个信号(S31-1至S31-4)进行编码，并产生中断向量地址(S40)。微计算机芯(50)基于该地址(S40)，执行从外部程序存储器(100)读取的中断指令。

主权项

1、一种评估芯片，包括：多个中断优先级顺序确定电路，其被配置为对用于进行中断优先级顺序修改控制的多个控制信号和多个中断信号进行逻辑运算，所述多个控制信号是从所述评估芯片的外部施加的、或者基于从所述评估芯片外部施加的数据而由所述评估芯片内部设置的多个优先级顺序控制寄存器产生的、或者是在加电期间由所述评估芯片内部设置的中断优先级顺序控制移位寄存器基于从所述评估芯片外部施加的串行数据来产生的，所述多个中断优先级顺序确定电路中的每一个都被配置为输出一中断修改信号；多个中断信号产生电路，其被配置为对多个所述中断修改信号和从所述评估芯片外部施加的多个中断请求信号进行逻辑运算，所述多个中断信号产生电路被配置为输出所述中断信号；中断向量地址产生电路，其被配置为对所述多个中断信号进行编码并产生中断向量地址；以及指令执行装置，其被配置为根据所述中断向量地址对以优先级顺序从所述评估芯片外部接收的中断指令进行解码，并顺序地执行所述解码结果。