薄膜晶体管基板及其制造方法

摘要

一种薄膜晶体管基板，其包括一显示区、一栅极端子区、一数据端子区、一绝缘基底、一栅极、一像素电极、一栅极线、一栅极绝缘层图案、一半导体层图案、一源极、一漏极、一栅极端子及一导电保护层图案。栅极及像素电极设置在绝缘基底的显示区。栅极绝缘层图案设置在栅极及其两侧的绝缘基底上和栅极线及其两侧的绝缘基底上。半导体层图案位于栅极对应的栅极绝缘层图案表面。源极及漏极相对设置在半导体层图案上且与半导体层图案部分交叠，漏极与像素电极电连接。栅极端子位于栅极端子区的栅极线对应的栅极绝缘层图案上，并通过一连接孔与栅极线相连接。导电保护层图案覆盖源极、漏极及栅极端子。该薄膜晶体管基板的制造成本较低。

主权项

1. 一种薄膜晶体管基板，其包括一显示区、一栅极端子区及一数据端子区，该栅极端子区及该数据端子区分别位于该显示区外围的相邻两边缘处；该薄膜晶体管基板进一步包括一绝缘基底、一栅极、一像素电极、一栅极线、一栅极绝缘层图案、一半导体层图案、一源极、一漏极及一栅极端子，其特征在于：该栅极及该像素电极间隔设置在该绝缘基底的显示区，该栅极线与该栅极相连接；该栅极绝缘层图案设置在该栅极及其两侧的绝缘基底上和该栅极线及其两侧的绝缘基底上；该半导体层图案位于该栅极对应的栅极绝缘层图案表面；该源极及该漏极相对设置在该半导体层图案上且与该半导体层图案部分交叠，该漏极与该像素电极电连接；该栅极端子位于该栅极端子区的该栅极线对应的栅极绝缘层图案上，并通过一连接孔与该栅极线相连接；该薄膜晶体管基板还包括一导电保护层图案，该导电保护层图案覆盖该源极、该漏极及该栅极端子。