发明名称 半导体装置和半导体装置的制造方法
摘要 提供能够防止发生导电性材料的残渣引发的问题的半导体装置和半导体装置的制造方法。半导体装置,具有:半导体基板,具有第1区域和第2区域;STI元件分离区域,由在半导体基板上形成的元件分离槽和埋入元件分离槽的绝缘膜形成,划定第1区域和第2区域的多个有源区域;第1结构物,从第1区域的有源区域上形成到周围的STI元件分离区域,具有第1高度;第2结构物,从第2区域的有源区域上形成到周围的STI元件分离区域,具有低于第1高度的第2高度,第1区域的STI元件分离区域的表面低于第2区域的STI元件分离区域的表面。
申请公布号 CN101479843A 申请公布日期 2009.07.08
申请号 CN200680055189.8 申请日期 2006.06.30
申请人 富士通微电子株式会社 发明人 江间泰示;水谷和宏
分类号 H01L21/8247(2006.01)I;H01L27/115(2006.01)I;H01L29/788(2006.01)I;H01L29/792(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 隆天国际知识产权代理有限公司 代理人 张龙哺;陈 晨
主权项 1. 一种半导体装置,其特征在于,具有:半导体基板,具有第1区域和第2区域,STI元件分离区域,由在所述半导体基板上形成的元件分离槽和埋入该元件分离槽的绝缘膜形成,用于划定所述第1区域和所述第2区域的多个有源区域,第1结构物,从所述第1区域的有源区域上开始延伸形成到周围的STI元件分离区域,并且具有第1高度,第2结构物,从所述第2区域的有源区域上开始延伸形成到周围的STI元件分离区域,并且具有低于所述第1高度的第2高度;所述第1区域的STI元件分离区域的表面低于所述第2区域的STI元件分离区域的表面。
地址 日本东京