发明名称 |
利用VLSI实现128位密钥长度AES算法的装置 |
摘要 |
利用VLSI实现128位密钥长度AES算法的装置,属信息加密技术领域。包括微处理器接口模块、密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器,微处理器接口模块和微处理器相连接,接收来自微处理器的命令和数据;微处理器接口模块分别和密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器相连接,以控制密钥扩展模块、加密运算模块和解密运算模块的运行,并负责控制密钥轮数选择器、状态输出选择器、数据输出选择器,将运算结果对外部微处理器输出。本发明装置降低了功耗,提高了运算效率,具有高度的灵活性和可移植性。 |
申请公布号 |
CN101478392A |
申请公布日期 |
2009.07.08 |
申请号 |
CN200910013660.2 |
申请日期 |
2009.01.19 |
申请人 |
山东大学 |
发明人 |
王祖强;桑涛;李运田;李春蕾;姜伟 |
分类号 |
H04L9/14(2006.01)I;H04L9/32(2006.01)I |
主分类号 |
H04L9/14(2006.01)I |
代理机构 |
济南金迪知识产权代理有限公司 |
代理人 |
许德山 |
主权项 |
1、一种利用VLSI实现128位密钥长度AES算法的装置,包括微处理器接口模块、密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器,其特征在于微处理器接口模块和微处理器相连接,接收来自微处理器的命令和数据;微处理器接口模块分别和密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器相连接,以控制密钥扩展模块、加密运算模块和解密运算模块的运行,并负责控制密钥轮数选择器、状态输出选择器、数据输出选择器,将运算结果对外部微处理器输出;密钥扩展模块的密钥轮数输入与密钥轮数选择器输出连接;密钥扩展模块状态输出与微处理器接口模块连接;密钥扩展模块轮密钥输出同时与加密运算模块的轮密钥输入、解密运算模块的轮密钥输入连接;加密运算模块的密文输出与数据输出选择器连接;加密运算模块的状态输出与状态输出选择器连接;解密运算模块的明文输出与数据输出选择器连接;解密运算模块的状态输出与状态输出选择器连接。 |
地址 |
250100山东省济南市历下区山大南路27号 |