半导体器件

摘要

本发明提供一种形成元件的基片的弯曲量较小，且具有可靠性较高的介质隔离结构的半导体器件。本发明的半导体器件，具有形成于硅绝缘体(SOI-Silicon on Insulator)基片的主表面上的一个以上的闭合回路图形的沟道，多晶硅膜被包覆该沟道侧壁部的绝缘膜夹持，在沟道的开口部，绝缘膜和多晶硅膜露出于同一平面上。利用该沟道，将形成于SOI基片上的多个半导体元件进行介质隔离。

主权项

1. 一种半导体器件，在通过第1绝缘膜将多个单晶岛配置在支撑体基片上面的硅绝缘体基片上，形成了功率半导体元件，其特征在于，上述多个单晶岛的周围由闭合回路图形的沟道围住，该沟道内部被包覆沟道内壁的第2绝缘膜和被该第2绝缘膜夹持的多晶硅填埋，同时，在被隔离的元件区域即上述单晶岛上形成有LOCOS氧化膜、栅氧化膜、配置于该栅氧化膜上面的栅极及覆盖该栅极和上述LOCOS氧化膜的第3绝缘膜，通过形成于该第3绝缘膜上的接触孔，从栅极和单晶岛取出电极布线，并且，上述LOCOS氧化膜具有台阶部，该台阶部以上述单晶岛的硅表面作为基准，具有10°～30°的锥度。