发明名称 | 查表式数据权重平衡电路以及动态组件匹配方法 | ||
摘要 | 本发明提供一种数据权重平均电路,包含一查表单元以及一存储单元。本发明利用查表方式,来大幅提高运算速度,同时运算延迟不受数据权重平均电路的阶数以及输入数据的不同位宽度的影响。 | ||
申请公布号 | CN101471670A | 申请公布日期 | 2009.07.01 |
申请号 | CN200710160152.8 | 申请日期 | 2007.12.24 |
申请人 | 瑞昱半导体股份有限公司 | 发明人 | 刘长舜;杜益昌;王文祺 |
分类号 | H03M3/02(2006.01)I;H03M1/66(2006.01)I | 主分类号 | H03M3/02(2006.01)I |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 黄小临 |
主权项 | 1. 一种数据权重平均电路,包含:一查表单元,内建一真值表,用以接收一输入码与一第二输出码,并根据该真值表来产生一第一输出码;以及一存储单元,接收该第一输出码,并依据一控制信号,来更新该第二输出码。 | ||
地址 | 中国台湾新竹科学园区 |