发明名称 半导体装置和光掩膜
摘要 本发明涉及半导体装置和光掩膜,其中,共用接触孔(SC1,SC2)到达栅极电极层(GE1,GE2)和漏极区域PIR这两方。在俯视中,栅极电极层(GE1,GE2)的一方的侧壁E2与一方的侧壁(E1)的假想延长线(E1a)相比位于向另一方的侧壁(E4)一侧偏离的位置上。在俯视中,栅极电极层(GE1,GE2)的共用接触孔(SC1,SC2)到达的部分的线宽度(D1)的中心线(C2-C2),相对于位于栅极电极层(GE1,GE2)的沟道形成区域(CHN1,CHN2)上的部分的线宽度(D2)的中心线(C1-C1),位于偏离的位置上。由此,能够得到可以抑制共用接触孔的开口不良的半导体制造和光掩膜。
申请公布号 CN101471345A 申请公布日期 2009.07.01
申请号 CN200810188636.8 申请日期 2008.12.25
申请人 株式会社瑞萨科技 发明人 竹内雅彦
分类号 H01L27/11(2006.01)I;H01L23/522(2006.01)I;G03F1/14(2006.01)I 主分类号 H01L27/11(2006.01)I
代理机构 中国专利代理(香港)有限公司 代理人 闫小龙;蒋 骏
主权项 1. 一种半导体装置,其中,具备:半导体衬底(SB),具有主表面;杂质区域(PIR),在所述主表面上形成;绝缘栅型场效应晶体管(LT1,LT2),在所述半导体衬底上形成;绝缘层(II1),在所述杂质区域和所述绝缘栅型场效应晶体管上形成,所述绝缘栅型场效应晶体管包含:一对源极/漏极区域(PIR),在所述主表面上形成;以及栅极电极层(GE1,GE2),经由栅极绝缘层(GI)在所述一对源极/漏极区域夹着的沟道形成区域(CHN1,CHN2)上形成,所述绝缘层具有到达所述栅极电极层和所述杂质区域这两方的共用接触孔(SC1,SC2),所述栅极电极层在俯视中具有彼此相向的一方的侧壁(E1,E2)和另一方的侧壁(E3,E4),在俯视中,所述栅极电极层的所述共用接触孔到达的部分的所述一方的侧壁(E2),与位于所述栅极电极层的所述沟道形成区域上的部分的所述一方的侧壁(E1)的假想延长线(E1a)相比,位于向所述另一方的侧壁(E3,E4)一侧偏离的位置上,并且,在俯视中,所述栅极电极层的所述共用接触孔到达的部分的线宽度的中心线(C2-C2),相对于位于所述栅极电极层的所述沟道形成区域上的部分的线宽度的中心线(C1-C1),位于偏离的位置上。
地址 日本东京都