| 发明名称 | 带有可编程组件的基于块的设计方法 | ||
| 摘要 | 一种设计电路块的方法，包括步骤：选择多个要在设计电路系统(210)中使用的预设计电路块，所述电路块中的至少一个是可编程的；收集反映设计人员对这些预设计电路块的经验的数据，设计人员的经验适用于某种处理方法；按照基于设计人员的经验数据以及对风险的接受程度的方式认可或否定该电路系统的设计(551)；一旦认可，形成包含用于每个电路块的准则及修改的限制的块规范(102)；以及，一旦认可，形成块规范，以在顺应该准则和修改的限制且不改变选定的电路块及处理方法情况下于芯片的平面布局图上部署这些电路块(106)。 | ||
| 申请公布号 | CN100507923C | 申请公布日期 | 2009.07.01 |
| 申请号 | CN02809101.9 | 申请日期 | 2002.03.18 |
| 申请人 | 韵律设计系统公司 | 发明人 | 劳伦斯·H·库克;库马尔·文卡特拉曼尼;谢金生 |
| 分类号 | G06F17/50(2006.01)I;G06F9/45(2006.01)I | 主分类号 | G06F17/50(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 付建军 |
| 主权项 | 1. 一种形成派生电路块的方法，包括下列步骤：(a)选择原始电路设计，其中该原始电路设计包括一个或多个可编程织构；(b)在该原始电路设计上进行前期认可测试，其中该前期认可测试包括收集设计人员的可用经验数据以及可接受的风险程度的数据；评估该设计人员的可用经验数据以及设计人员可接受的风险程度的数据；以及如果评估数据在设计人员可接受的风险程度范围内，则接受该原始电路设计；(c)规划芯片布局；(d)对该一个或多个可编程织构中的至少一个编程以形成派生电路块；以及(e)对该派生电路块进行检验分析。 | ||
| 地址 | 美国加利福尼亚 | ||