发明名称 |
形成半导体器件微图案的方法 |
摘要 |
本发明涉及一种形成半导体器件微图案的方法。在根据本发明的一方面的方法中,在半导体衬底上沿着列方向形成具有第二间距的第一蚀刻掩模图案,该第二间距是目标图案的第一间距的两倍。在包括第一蚀刻掩模图案的表面的半导体衬底上形成辅助膜。在包括辅助膜的半导体衬底上形成蚀刻掩模膜。实施蚀刻工艺以形成具有第二间距的第二蚀刻掩模图案,使得蚀刻掩模膜、辅助膜和第一蚀刻掩模图案在行方向上彼此隔离,并且蚀刻掩模膜保留在第一蚀刻掩模图案之间。除去第一和第二蚀刻掩模图案之间的辅助膜。 |
申请公布号 |
CN101471233A |
申请公布日期 |
2009.07.01 |
申请号 |
CN200810125232.4 |
申请日期 |
2008.06.16 |
申请人 |
海力士半导体有限公司 |
发明人 |
郑宇荣 |
分类号 |
H01L21/00(2006.01)I;H01L21/02(2006.01)I;H01L21/033(2006.01)I |
主分类号 |
H01L21/00(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 |
代理人 |
刘继富;顾晋伟 |
主权项 |
1. 一种用于形成半导体器件微图案的方法,所述方法包括:在衬底上形成沿第一方向延伸的第一蚀刻掩模图案,所述第一蚀刻掩模图案的第一间距大于目标图案的第二间距;在所述第一蚀刻掩模图案上形成辅助膜,所述辅助膜与所述第一蚀刻掩模图案共形并且限定多个第一沟槽;在所述辅助膜上形成蚀刻掩模膜,所述蚀刻掩模膜填充所述第一沟槽;实施蚀刻工艺以形成具有第一间距的第二蚀刻掩模图案,使得所述蚀刻掩模膜、所述辅助膜和所述第一蚀刻掩模图案被蚀刻并且一起限定沿第二方向延伸的多个第二沟槽,所述第二方向正交于所述第一方向,所述第二蚀刻掩模图案对应于形成在所述第一沟槽内的所述蚀刻掩模膜;和除去通过所述第一和第二蚀刻掩模图案暴露的所述辅助膜。 |
地址 |
韩国京畿道利川市 |