摘要 |
本发明系有关一种静态记忆体(SRAM)类型之记忆体点。该记忆体点惯常包含以头尾相连的方式被安装在两个节点(N及NB)之间的两个反相器(INV,INVB),且包含于写入阶段中可被导通并被连结于一第一节点(N)与将被写入的资料的一线(DL,DLW)之间的至少一存取电晶体(TS),该记忆体点之特征在于:该记忆体点包含被以串联方式插入一第一反相器(INVB)的输出与该第一节点(N)之间的一隔离电晶体(TAB),该隔离电晶体(TAB)于写入阶段开始时被一隔离信号控制。当该记忆体点之状态必须被反相时,将减少电流消耗。本发明适用于一列中有许多像素之影像感测器。 |