发明名称 |
半导体装置及其制造方法 |
摘要 |
于包含浅沟渠元件分离区、多层构造之层间绝缘膜的半导体装置之制程中,必需反复采用CMP;但由于CMP本身成本高,因此反复采用CMP系制造成本提高之一因。作为使用于浅沟渠(ST)元件分离区之绝缘膜及/或最下层之层间绝缘膜,使用能以旋转涂布法涂布之绝缘性涂布膜。该绝缘性涂布膜具有以((CH#sB!3#eB!)#sB!n#eB!SiO#sB!2-n/2#eB!)#sB!x#eB!(SiO#sB!2#eB!)#sB!1-x#eB!(其中,n=1~3,0≦x≦1.0)表示之组成,并藉由选择热处理条件,而形成比介电常数k不同的膜。又,藉由将绝缘性涂布膜完全重组为SiO#sB!2#eB!膜,能形成STI元件分离区;且藉由使该绝缘性涂布膜成为未完全重组之状态,能形成比介电常数k为小的层间绝缘膜。 |
申请公布号 |
TW200929436 |
申请公布日期 |
2009.07.01 |
申请号 |
TW097131212 |
申请日期 |
2008.08.15 |
申请人 |
国立大学法人 东北大学;东京威力科创股份有限公司;宇部兴产股份有限公司;宇部日东化成股份有限公司 |
发明人 |
大见忠弘;松冈孝明;井之口敦智;绵贯耕平;小池匡;足立龙彦 |
分类号 |
H01L21/76(2006.01);H01L27/02(2006.01) |
主分类号 |
H01L21/76(2006.01) |
代理机构 |
|
代理人 |
周良谋;周良吉 |
主权项 |
|
地址 |
日本 |