发明名称 具屏蔽之积体电路封装件系统
摘要 一种积体电路封装方法包含:形成第一和第二导脚;连接积体电路晶粒与第一导脚;于积体电路晶粒、第一导脚以及第二导脚上形成封装体,且暴露第二导脚顶侧的一部分;以及于封装体、第一导脚以及第二导脚上形成屏蔽,且屏蔽并未和第一导脚接触。
申请公布号 TW200929507 申请公布日期 2009.07.01
申请号 TW097140394 申请日期 2008.10.22
申请人 史特斯晶片封装公司 发明人 邹胜源;杜拜泰;关协和;黄锐
分类号 H01L23/60(2006.01);H01L23/50(2006.01) 主分类号 H01L23/60(2006.01)
代理机构 代理人 洪武雄;陈昭诚
主权项
地址 新加坡