| 主权项 |
1.一种控制晶片封装结构，包含：一导线架；复数个引脚，该复数个引脚包含一第一组引脚及一第二组引脚，该第一组引脚与导线架连接且包含至少两个引脚；一控制晶片，黏着于该导线架，该控制晶片具有复数个接触垫，其中该复数个接触垫对应地电性连接至该复数个引脚；以及一封装体覆盖该控制晶片及至少部分覆盖该导线架及该复数个引脚，使该复数个引脚之部分裸露于该封装体之外。2.如申请专利范围第1项所述之控制晶片封装结构，其中该第二组引脚中至少两个引脚彼此连接。3.如申请专利范围第2项所述之控制晶片封装结构，其中该第二组引脚中该彼此连接之至少两个引脚用以耦接至一输入电源。4.如申请专利范围第2项所述之控制晶片封装结构，其中该第二组引脚中至少一个引脚有延伸区，以增加打线面积。5.如申请专利范围第1项所述之控制晶片封装结构，其中该导线架具有至少一开孔，以增加该封装体与该导线架间之覆盖面积。6.如申请专利范围第1项所述之控制晶片封装结构，其中该导线架之部分裸露于该封装体之外。7.如申请专利范围第1项所述之控制晶片封装结构，其中该控制晶片封装结构为小外形封装(SOP)小外形电晶体封装(SOT)或双排扁平无引脚(DFN)。8.如申请专利范围第1项所述之控制晶片封装结构，其中该复数个引脚均与该控制晶片电性连接。9.一种控制晶片封装结构，包含：一导线架，具有至少一开孔；复数个引脚，其中至少两个引脚彼此连接；一控制晶片，黏着于该导线架，该控制晶片具有复数个接触垫，其中该复数个接触垫对应地电性连接至该复数个引脚；以及一封装体覆盖该控制晶片及至少部分覆盖该导线架、该至少一开孔及该复数个引脚，使该复数个引脚之部分裸露于该封装体之外。10.如申请专利范围第9项所述之控制晶片封装结构，其中该复数个引脚包含一第一组引脚及一第二组引脚，该第一组引脚与导线架连接且包含至少两个引脚。11.如申请专利范围第10项所述之控制晶片封装结构，其中该复数个引脚中该彼此连接之至少两个引脚用以耦接至一输入电源。12.如申请专利范围第9项所述之控制晶片封装结构，其中该复数个引脚中该彼此连接之至少两个引脚与该导线架连接。13.如申请专利范围第9项所述之控制晶片封装结构，其中该第二组引脚中至少一个引脚有延伸区，以增加打线面积。14.如申请专利范围第9项所述之控制晶片封装结构，其中该导线架之部分裸露于该封装体之外。15.如申请专利范围第9项所述之控制晶片封装结构，其中该控制晶片封装结构为小外形封装(SOP)、小外形电晶体封装(SOT)或双排扁平无引脚(DFN)。16.如申请专利范围第9项所述之控制晶片封装结构，其中该复数个引脚均与该控制晶片电性连接。图式简单说明：第一图为习知之8引脚之小外形封装(SOP-8)之封装结构之示意图。第二A图为根据本创作之一第一较佳实施例之控制晶片封装结构示意图。第二B图为根据本创作之一第二较佳实施例之控制晶片封装结构示意图。第二C图为第二B图所示实施例之封装结构的剖面示意图。第三图，为根据本创作之DIP-8封装结构之示意图。 |
