发明名称 双栅双应变沟道全耗尽SOI MOSFETs器件结构
摘要 本发明公开的一种双栅双应变沟道全耗尽SOI MOSFETs器件结构,包括顶栅的两边设置有Si<sub>3</sub>N<sub>4</sub>侧墙,Si<sub>3</sub>N<sub>4</sub>侧墙的一边设置有源区,Si<sub>3</sub>N<sub>4</sub>侧墙的另一边设置有漏区,源区和漏区的外侧设置有STI浅槽隔离区,顶栅和Si<sub>3</sub>N<sub>4</sub>侧墙的下面有一层顶栅氧化层,顶栅氧化层的下面有一层应变Si层,应变Si层的下面有一层应变SiGe层,应变SiGe层的下面有一层底栅氧化层,底栅氧化层的下面设置有底栅,底栅的两边设置有Si<sub>3</sub>N<sub>4</sub>侧墙,底栅安置在隐埋氧化层中,埋氧层下为硅衬底层。本发明无论在单、双栅工作模式,采用应变沟道时器件的驱动电流均高于体硅沟道器件;双栅模式比单栅模式具有更为理想的亚阈值斜率,更强的驱动能力,更高的跨导和更强的抑制短沟道效应的能力。
申请公布号 CN100505314C 申请公布日期 2009.06.24
申请号 CN200710019194.X 申请日期 2007.11.27
申请人 西安理工大学 发明人 高勇;孙立伟;杨媛;刘静
分类号 H01L29/786(2006.01)I;H01L29/06(2006.01)I;H01L29/423(2006.01)I 主分类号 H01L29/786(2006.01)I
代理机构 西安弘理专利事务所 代理人 罗 笛
主权项 1、一种双栅双应变沟道全耗尽SOI MOSFETs器件结构,其特征在于:包括顶栅(1),顶栅(1)的两边设置有Si3N4侧墙(2),Si3N4侧墙(2)的一边设置有源区(3),源区(3)的外侧设置有STI浅槽隔离区(4),Si3N4侧墙(2)的另一边设置有漏区(10),漏区(10)的外侧也设置有STI浅槽隔离区(4),顶栅(1)和Si3N4侧墙(2)的下面有一层顶栅氧化层(9),顶栅氧化层(9)的下面有一层应变Si层(11),应变Si层(11)的下面有一层应变SiGe层(12),应变SiGe层(12)的下面有一层底栅氧化层(5),底栅氧化层(5)的下面设置有底栅(6),底栅(6)的两边设置有Si3N4侧墙(2)。
地址 710048陕西省西安市金花南路5号