发明名称 |
半导体结构及其形成方法 |
摘要 |
本发明提供一种半导体结构及其形成方法,特别涉及一种半导体结构,包括:一基底,一第一MOS元件位于该基底的第一区域之上,其中第一MOS元件包括一第一间隙壁衬层。该半导体结构更包括一第二MOS元件位于该第二区域,其中第二MOS元件包括一第二间隙壁衬层。一具有第一厚度的第一应力膜形成在第一MOS元件上,且直接形成在该第一间隙壁衬层之上。一具有第二厚度第二应力膜形成在第二MOS元件之上,且直接形成在该第二间隙壁衬层之上。该第一及该第二应力膜可为不同材料。本发明所述的半导体结构及其形成方法,随着间隙壁移除,相邻两MOS元件间间隙的深宽比减小,因此接触窗蚀刻停止层能提供足够的应力至MOS元件的沟道区域。 |
申请公布号 |
CN100505263C |
申请公布日期 |
2009.06.24 |
申请号 |
CN200710089514.9 |
申请日期 |
2007.03.27 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
徐祖望;柯志欣;谢志宏;彭宝庆;章勋明 |
分类号 |
H01L27/088(2006.01)I;H01L27/092(2006.01)I;H01L27/12(2006.01)I;H01L21/8238(2006.01)I |
主分类号 |
H01L27/088(2006.01)I |
代理机构 |
北京林达刘知识产权代理事务所 |
代理人 |
刘新宇 |
主权项 |
1. 一种半导体结构,其特征在于,该半导体结构包括:一基底,包括一第一区域及一第二区域;一第一MOS元件位于该第一区域,且该第一MOS元件具有一L形第一间隙壁衬层;一第二MOS元件位于该第二区域,且该第二MOS元件具有一L形第二间隙壁衬层;一第一应力膜具有一第一厚度,位于该第一MOS元件以及该第一间隙壁衬层之上;一第二应力膜具有一第二厚度,位于该第二MOS元件以及该第二间隙壁衬层之上;以及一介电层,位于该第一应力膜与该第二应力膜下,且覆盖于该第一MOS元件、该第一间隙壁衬层、该第二MOS元件及该第二间隙壁衬层之上。 |
地址 |
中国台湾新竹 |