发明名称 半导体封装结构及其制法
摘要 一种半导体封装结构及其制法,包含导线架且至少一芯片、至少一控制元件及至少一被动元件。其中,芯片及控制元件设置于导线架的承载座,而封胶体其包覆导线架、芯片及控制元件并形成封胶体。封胶体设置至少一凹槽,其凹入深度至导线架的承载座表面,且凹槽内设置被动元件并电性连接导线架。本发明可以在未置入被动元件时,先进行电性测试,然后再将通过电性测试的封装体置入被动元件,因此防止不良品置入被动元件,便于分析造成不良品的原因。
申请公布号 CN100505246C 申请公布日期 2009.06.24
申请号 CN200610142010.4 申请日期 2006.09.30
申请人 卓恩民 发明人 卓恩民
分类号 H01L25/00(2006.01)I;H01L25/16(2006.01)I;H01L23/31(2006.01)I;H01L21/56(2006.01)I;H01L23/495(2006.01)N;H01L21/60(2006.01)N 主分类号 H01L25/00(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 代理人 谢丽娜;陈肖梅
主权项 1. 一种半导体封装结构,包含:一导线架,其由多个内引脚、多个外引脚及至少一承载座所组成;至少一芯片,其设置于该导线架的该承载座;至少一控制元件,其设置于该导线架的该承载座;一封胶体,其包覆于该导线架、该芯片、该内引脚及该控制元件;至少一凹槽,设置于该封胶体任一位置并曝露出部分该导线架表面;及至少一被动元件,设置于该凹槽内的该导线架表面且该被动元件电性连接该导线架。
地址 中国台湾新竹市