无干扰时钟信号多路复用器电路和其操作方法

摘要

本发明提供用于设计和使用数字信号处理器的技术，包括(但不限于)用于在通信(例如，CDMA)系统中处理传输。在从驱动时钟多路复用器的第一时钟输入切换到驱动所述时钟多路复用器的第二时钟输入中，发生降低的干扰。所述时钟多路复用器接收第一时钟输入且提供时钟输出，且响应于所述第一时钟输出中的低相位输入电平而确定所述时钟输出中的低相位输出电平。在有限时间周期内，不考虑所述第一时钟输入信号的相位电平来强加低相位输出电平。所述时钟多路复用器接收第二时钟输入且确定所述第二时钟输入信号中的低相位输入电平。在所述第二时钟输入信号中的所述低相位输入电平期间，发生切换到响应于所述第二时钟输入提供所述时钟输出。接着，所述时钟多路复用器的输出跟随所述第二时钟信号的所述相位电平。

主权项

1. 一种用于降低从驱动时钟多路复用器电路的第一时钟信号输入切换到驱动所述时钟多路复用器电路的第二时钟输入中的干扰的方法，其包含以下步骤：在时钟多路复用器电路中接收第一时钟输入信号；响应于所述时钟多路复用器电路接收所述第一时钟输入信号而提供来自所述时钟多路复用器电路的时钟信号输出；响应于所述第一时钟信号输出中的低相位输入电平来确定所述时钟信号输出中的低相位输出电平；不考虑所述第一时钟输入信号的所述相位电平而锁定所述时钟多路复用器电路以维持所述低相位输出电平；在所述时钟多路复用器电路中接收第二时钟输入信号；确定在所述第二时钟输入信号中存在低相位输入电平；在维持所述低相位输出电平的同时且在所述第二时钟输入信号中的所述低相位输入电平期间，从响应于所述第一时钟输入信号而提供所述时钟信号输出切换到响应于所述第二时钟输入信号而提供所述时钟信号输出；以及允许所述时钟多路复用器电路的所述输出在所述切换步骤后跟随所述第二时钟信号输入的所述相位电平。