| 发明名称 | 集成电路结构及其形成方法 | ||
| 摘要 | 一种集成电路结构及其形成方法，包括：提供一半导体基板；形成一介电层于该半导体基板上；于该介电层内形成一开口；形成一籽晶层于该开口内；形成一铜导线于该籽晶层上，其中至少该籽晶层与该铜导线之一包括一合金化材料；以及形成一蚀刻停止层于该铜导线之上。所得到的内连结构的可靠度以及其T50值可更为增加，相较于公知铜与蚀刻停止层的结合程度，介于介面区以及蚀刻停止层间的结合程度也获得改善，且因而较少发生膜层脱附情形，虽然由于经掺杂的铜导线的电阻率增加造成所得到的内连结构的阻容延迟会稍微增加，然而上述电阻率的增加量仍处于可接受的程度。 | ||
| 申请公布号 | CN101465315A | 申请公布日期 | 2009.06.24 |
| 申请号 | CN200810090309.9 | 申请日期 | 2008.03.28 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 张惠林;卢永诚;章勋明 |
| 分类号 | H01L21/768(2006.01)I;H01L23/522(2006.01)I;H01L23/532(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 陈 晨 |
| 主权项 | 1. 一种集成电路结构的形成方法，包括：提供一半导体基板；形成一介电层于该半导体基板上；于该介电层内形成一开口；形成一籽晶层于该开口内；形成一铜导线于该籽晶层上，其中至少该籽晶层与该铜导线之一包括一合金化材料；以及形成一蚀刻停止层于该铜导线之上。 | ||
| 地址 | 中国台湾新竹市 | ||