| 发明名称 | 动态平衡时钟树枝电路的方法 | ||
| 摘要 | 本发明提供一种动态平衡时钟树枝电路的方法。将一可控制的缓冲器插入一时钟树枝电路一特定的层级中，并提供一控制器以控制可控制的缓冲器中PMOS/NMOS的排列而调整不同相位的两个时钟，产生更多的电流，用以补偿一落点的较慢时钟的时间延迟。此方法在同步逻辑电路设计中有效抑制了因电压降及温度变化所产生的时钟相位差。 | ||
| 申请公布号 | CN100504885C | 申请公布日期 | 2009.06.24 |
| 申请号 | CN200410055731.2 | 申请日期 | 2004.07.31 |
| 申请人 | 普诚科技股份有限公司 | 发明人 | 高得畬 |
| 分类号 | G06F17/50(2006.01)I;G06F1/10(2006.01)I | 主分类号 | G06F17/50(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王忠忠 |
| 主权项 | 1. 一种动态平衡时钟树枝电路的方法，在一时钟树枝电路中，将一可控制的缓冲器插入该时钟树枝电路一特定的层级中，并提供一控制器以接收任两个不同相位差的时钟，而以该控制器一输出总线C[x:0]控制可控制的缓冲器中PMOS和NMOS的排列，于是在可控制的缓冲器的输出端产生足以补偿该时钟树枝电路一落点中较慢时钟的时间延迟的电流。 | ||
| 地址 | 中国台湾 | ||