发明名称 |
芯片电性连接结构及其制法 |
摘要 |
本发明的芯片电性连接结构及其制法提供至少一形成有导电凸块的半导体芯片,并将该半导体芯片接置在一平板承载件上;接着在该半导体芯片及该平板承载件上形成一介电层,并移除部分的介电层外露出该导电凸块;在该介电层上形成电性导接到该导电凸块的电性连接垫,可在该电性连接垫上进行线路增层制程,将该半导体芯片电性连接到外部电子元件;本发明的芯片电性连接结构及其制法可确保半导体芯片连接界面的电性能力以及电性连接的可靠性,同时可整合芯片承载件的制造与半导体封装技术的制程,为客户端提供较大的需求弹性,同时能够简化半导体业制程与界面整合问题,同时避免现有半导体封装制程中芯片与芯片承载件间的电性导接及模压等问题。 |
申请公布号 |
CN100505196C |
申请公布日期 |
2009.06.24 |
申请号 |
CN200510123396.X |
申请日期 |
2005.11.25 |
申请人 |
全懋精密科技股份有限公司 |
发明人 |
许诗滨 |
分类号 |
H01L21/60(2006.01)I;H01L23/488(2006.01)I |
主分类号 |
H01L21/60(2006.01)I |
代理机构 |
北京戈程知识产权代理有限公司 |
代理人 |
程 伟 |
主权项 |
1. 一种芯片电性连接结构的制法,其特征在于,该芯片电性连接结构的制法包括:提供至少一半导体芯片,且对应于该半导体芯片的电极垫上形成有导电凸块,并将该半导体芯片接置在一平板承载件上;在该平板承载件及该半导体芯片上形成一介电层,并使该介电层覆盖住该导电凸块;移除部分介电层,外露出该导电凸块,且使该导电凸块是凸出并高于该介电层表面;以及在该介电层上形成电性连接到该导电凸块的电性连接垫,且该电性连接垫完全包覆该导电凸块。 |
地址 |
台湾省新竹市 |