半导体器件中金属栅的形成方法

摘要

本发明公开了一种半导体器件中金属栅的形成方法，通过在栅介质层上先淀积一层金属薄层，然后在栅极两侧分别形成内侧墙，最后再进行物理淀积形成金属栅，由于在金属栅两侧形成有内侧墙，从而增大了栅极到源漏间的电介质厚度，补偿了由于侧墙尺寸的减小而引起的寄生电容的增加，减小了栅极到源漏间的寄生电容。

主权项

1、一种半导体器件中金属栅的形成方法，其特征在于，包括：在衬底顶部形成伪栅极介质层和伪栅极；以选择性刻蚀的方法去除所述伪栅极及伪栅极介质层，形成沟槽；在所述沟槽的底部淀积一层栅介质层；在所述栅介质层上淀积一层金属层；在所述沟槽的左右两侧分别形成内侧墙；使用物理淀积的方法，在所述沟槽内形成金属栅。