发明名称 半导体存储器
摘要 一种半导体存储器。该半导体存储器包括:存储器内核;定时器,其从接收到外部访问信号开始测量预定时间,并且在经过所述预定时间之后输出访问请求信号,其中所述预定时间比内核操作时间长;边沿检测电路,其在检测到外部访问信号的转换边沿时输出转换测得信号,其中定时器响应于转换测得信号开始测量所述预定时间;重置电路,其与转换测得信号同步地产生用于重置定时器的重置信号;以及设置电路,其与转换测得信号同步地产生设置信号,该设置信号具有从产生重置信号开始的延迟,该设置信号启动定时器,其中重置电路响应于从定时器输出的访问请求信号产生重置信号。
申请公布号 CN101452738A 申请公布日期 2009.06.10
申请号 CN200910002207.1 申请日期 2003.02.20
申请人 富士通微电子株式会社 发明人 中村俊和;江渡聪;三代俊哉
分类号 G11C7/22(2006.01)I;G11C11/4076(2006.01)I;G11C11/406(2006.01)I 主分类号 G11C7/22(2006.01)I
代理机构 北京三友知识产权代理有限公司 代理人 李 辉
主权项 1、一种半导体存储器,其包括:存储器内核,该存储器内核具有存储单元;定时器,该定时器从接收到外部访问信号开始测量预定时间,并且在经过所述预定时间之后输出访问请求信号,所述外部访问信号用于使所述存储器内核执行读取操作,所述访问请求信号用于使所述存储器内核进行操作,其中所述预定时间比内核操作时间长,该内核操作时间是所述存储器内核执行单个操作所花费的时间;边沿检测电路,该边沿检测电路在检测到所述外部访问信号的转换边沿时输出转换测得信号,其中所述定时器响应于所述转换测得信号开始测量所述预定时间;重置电路,该重置电路与所述转换测得信号同步地产生用于重置所述定时器的重置信号;以及设置电路,该设置电路与所述转换测得信号同步地产生设置信号,该设置信号具有从产生所述重置信号开始的延迟,该设置信号启动所述定时器,其中所述重置电路响应于从所述定时器输出的所述访问请求信号产生所述重置信号。
地址 日本东京都