发明名称 |
半导体装置的制造方法 |
摘要 |
一种半导体装置的制造方法,包括:在基板上形成3层叠层膜并在其上形成作为掩模加工第1层的第1抗蚀剂图形,形成第1膜图形并在去除其后,利用第2抗蚀剂图形部分覆盖第1膜图形;通过蚀刻使露出的第1膜图形变细;去除第2抗蚀剂图形后以部分变细的第1膜图形为掩模加工第2层形成第2膜图形;利用第3抗蚀剂图形部分覆盖第2膜图形;蚀刻去除露出的区域的第1膜图形保留其下面的第2层的部分;去除第3抗蚀剂图形后在第2膜图形和保留的第2层的部分的侧壁部形成侧壁隔离物;形成侧壁隔离物后去除保留的第2层的部分;以第2膜图形和侧壁隔离物为掩模蚀刻第3层形成第3膜图形;形成第3膜图形后去除第2膜图形和侧壁隔离物保留第3膜图形。 |
申请公布号 |
CN100499023C |
申请公布日期 |
2009.06.10 |
申请号 |
CN200710091164.X |
申请日期 |
2007.04.11 |
申请人 |
株式会社东芝 |
发明人 |
桥本耕治 |
分类号 |
H01L21/033(2006.01)I;H01L21/82(2006.01)I;H01L21/00(2006.01)I |
主分类号 |
H01L21/033(2006.01)I |
代理机构 |
北京市中咨律师事务所 |
代理人 |
李 峥;杨晓光 |
主权项 |
1. 一种半导体装置的制造方法,包括:在被处理基板上形成包括第1层、第2层、第3层的叠层膜;在所述叠层膜上形成第1抗蚀剂图形;以所述第1抗蚀剂图形为掩模,加工作为所述叠层膜的最上层的所述第1层从而形成第1膜图形;在去除所述第1抗蚀剂图形后,利用第2抗蚀剂图形部分覆盖所述第1膜图形;通过蚀刻使从所述第2抗蚀剂图形露出的区域的所述第1膜图形变细;在去除所述第2抗蚀剂图形后,以部分变细的所述第1膜图形为掩模,加工所述第1层下面的所述第2层,形成包括所述第1层的部分和所述第2层的部分的第2膜图形;利用第3抗蚀剂图形部分覆盖所述第2膜图形;通过蚀刻去除从所述第3抗蚀剂图形露出的区域的所述第1膜图形,保留所述第1膜图形下面的所述第2层的部分;在去除所述第3抗蚀剂图形后,在所述第2膜图形和所保留的所述第2层的部分的侧壁部形成侧壁隔离物;在形成所述侧壁隔离物后,去除所保留的所述第2层的部分,然后以所述第2膜图形和所述侧壁隔离物为掩模,蚀刻所述第3层形成第3膜图形;以及在形成所述第3膜图形后,去除所述第2膜图形和所述侧壁隔离物,保留所述第3膜图形。 |
地址 |
日本东京都 |