发明名称 制造GaN衬底、外延晶片和半导体器件的方法以及外延晶片
摘要 本发明涉及制造GaN衬底、外延晶片和半导体器件的方法以及外延晶片。假定r(m)表示GaN衬底(10)的半径,t1(m)表示GaN衬底的厚度,h1(m)表示在形成外延晶片(20)之前的GaN衬底(10)的翘曲,t2(m)表示Al<sub>x</sub>Ga<sub>(1-x)</sub>N层(21)的厚度,h2(m)表示外延晶片的翘曲,a1表示GaN的晶格常数并且a2表示AlN的晶格常数,由下面的表达式1得到的值t1确定为GaN衬底(10)的最小厚度:(1.5×10<sup>11</sup>×t1<sup>3</sup>+1.2×10<sup>11</sup>×t2<sup>3</sup>)×{1/(1.5×10<sup>11</sup>×t1)+1/(1.2×10<sup>11</sup>×t2)}/{15.96×x×(1-a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1-a2/a1)}-(r<sup>2</sup>+h<sup>2</sup>)/2h=0。形成厚度为至少该最小厚度(t1)且小于400μm的GaN衬底(10)。
申请公布号 CN101452834A 申请公布日期 2009.06.10
申请号 CN200810168983.4 申请日期 2008.10.06
申请人 住友电气工业株式会社 发明人 中西文毅;三浦祥纪
分类号 H01L21/02(2006.01)I;H01L23/00(2006.01)I;H01L33/00(2006.01)I;H01S5/30(2006.01)I 主分类号 H01L21/02(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 代理人 孙志湧;穆德骏
主权项 1. 一种制造具有c面的GaN衬底(10,31)的方法,该GaN衬底(10,31)用于通过在所述c面上相继堆叠包括具有大于零且不大于0.3的Al组分x和大于零且不大于30nm的厚度的AlxGa(1-x)N层(21,34)及GaN层(22,35)的至少两层来制造外延晶片(20,30),该方法包括下列步骤:将由下面的表达式1得到的值t1确定为所述GaN衬底(10,31)的最小厚度:(1. 5×1011×t13+1.2×1011×t23)×{1/(1.5×1011×t1)+1/(1.2×1011×t2)}/{15.96×x×(1-a2/a1)}×(t1+t2)+(t1×t2)/{5.32×x×(1-a2/a1)}-(r2+h2)/2h=0…(表达式1)假设t1(m)表示所述GaN衬底(10,31)的厚度,r(m)表示所述GaN衬底(10,31)的半径,t2(m)表示所述AlxGa(1-x)N层(21,34)的厚度,x表示所述AlxGa(1-x)N层(21,34)中的Al组分,h(m)表示所述外延晶片(20,30)的翘曲,a1表示GaN的晶格常数,并且a2表示AlN的晶格常数;以及由GaN锭切割厚度为至少所述最小厚度且小于400μm的所述GaN衬底(10,31)。
地址 日本大阪府大阪市