| 发明名称 | 多芯片堆叠结构及其制法 | ||
| 摘要 | 本发明公开了一种多芯片堆叠结构及其制法，是将包含有多个第一芯片的第一芯片组以阶状方式接置于一芯片承载件上，并于该第一芯片组最顶层的第一芯片上接置第二芯片，以通过焊线使该第一及第二芯片电性连接至该芯片承载件，再利用胶膜包线技术(Film over Wire，FOW)将一第三芯片间隔一绝缘胶膜堆叠于该第一及第二芯片上，并使该绝缘胶膜包覆该第一芯片组最顶层的第一芯片部分焊线端及至少部分第二芯片，且通过焊线电性连接该第三芯片及芯片承载件，藉以避免现有技术将平面尺寸远小于第一芯片的第二芯片直接堆叠于多个第一芯片上时，增加整体结构高度及焊线作业困难度问题。 | ||
| 申请公布号 | CN101452861A | 申请公布日期 | 2009.06.10 |
| 申请号 | CN200710186548.X | 申请日期 | 2007.12.07 |
| 申请人 | 矽品精密工业股份有限公司 | 发明人 | 刘正仁;黄荣彬;张翊峰;张锦煌 |
| 分类号 | H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L25/00(2006.01)I;H01L25/065(2006.01)I;H01L23/488(2006.01)I | 主分类号 | H01L21/50(2006.01)I |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 戈 泊 |
| 主权项 | 1、一种多芯片堆叠结构的制法，包括：将包含有多个第一芯片的第一芯片组以阶状方式接置于一芯片承载件上，并于该第一芯片组最顶层的第一芯片上接置一第二芯片，其中该第一及第二芯片通过焊线电性连接至该芯片承载件；将一第三芯片间隔一绝缘胶膜而堆叠于该第一芯片组及第二芯片上，并使该绝缘胶膜包覆该第一芯片组最顶层的第一芯片部分焊线端及至少部分第二芯片；以及通过焊线电性连接该第三芯片与芯片承载件。 | ||
| 地址 | 中国台湾台中县 | ||