发明名称 晶片级堆叠封装的制造方法
摘要 本发明提供了一种晶片级堆叠封装的制造方法,其包括制备具有第一和第二通路图案的第一和第二晶片。该第二晶片被贴附到第一晶片,使得第一和第二晶片的前面彼此面对,且第一和第二通路图案彼此连接。研磨并蚀刻第二晶片的背面,使得第二通路图案的下端暴露并突出。研磨并蚀刻第一晶片的背面,使得第一通路图案的下端暴露并突出。通过将具有堆叠的晶片的晶片级堆叠结构切割为芯片级而形成芯片级的堆叠结构。将所述芯片级堆叠结构贴附到具有电极端子的衬底。由于晶片在未背研磨的状态堆叠,可以防止在晶片被操作时晶片被损坏。
申请公布号 CN100495670C 申请公布日期 2009.06.03
申请号 CN200710004749.3 申请日期 2007.01.30
申请人 海力士半导体有限公司 发明人 徐敏硕;金圣敏
分类号 H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L21/56(2006.01)I 主分类号 H01L21/50(2006.01)I
代理机构 北京市柳沈律师事务所 代理人 陶凤波
主权项 1、一种晶片级堆叠封装的制造方法,包括步骤:i)制备具有从其前面突出的第一通路图案的第一晶片和具有从其前面突出的第二通路图案的第二晶片;ii)将所述第二晶片贴附到第一晶片,使得所述第一和第二晶片的前面彼此面对,且第一和第二通路图案彼此连接,从而构成晶片级堆叠结构;iii)从所述第二晶片的背面侧研磨所述晶片级堆叠结构,使得第二通路图案的下端暴露;iv)通过蚀刻所述研磨的第二晶片的背面而将所述第二通路图案的下端突出;v)研磨所述第一晶片的背面,使得所述第一通路图案的下端暴露;vi)通过蚀刻所述研磨的第一晶片的背面而将所述第一通路图案的下端突出;vii)通过将具有堆叠的晶片的晶片级堆叠结构切割为芯片级而形成芯片级的堆叠结构;viii)将所述芯片级堆叠结构贴附到具有电极端子的衬底,使得所述第一通路图案连接到所述电极端子;ix)使用模制材料将包括芯片级堆叠结构的衬底的上表面模制;和x)将焊球贴附到所述衬底的下表面。
地址 韩国京畿道