写入补正电路、写入补正信号生成方法

摘要

在现有的写入补正电路中，存在在选择n相时钟时，在想要选择最后相的时钟时，有可能有在高速动作中波形失真的问题。本发明具有如下结构：两个延迟选择电路(16a)、(16b)分别利用两个使能信号选择用于写入补正的多脉冲信号的第奇数个边缘和第偶数个边缘，并且取得这两个延迟选择电路(16a)、(16b)的输出的“异”，由此生成多脉冲信号的定时。

主权项

1. 一种写入补正电路，生成、输出由用于写入补正的多脉冲信号构成的写入补正信号，其特征在于，具备：以定时信号、表示上述多脉冲信号的边缘相对于上述定时信号的延迟量的延迟量信号、以及表示上述多脉冲信号的各脉冲的功率的功率信号为输入，将这些信号分配到后级电路中而输出的信号分配电路；以上述信号分配电路所输出的上述定时信号以及表示上述多脉冲信号的第奇数个边缘相对于上述定时信号的延迟量的延迟量信号、多相时钟信号为输入，使用上述延迟量信号、从上述定时信号生成的规定长度的第二使能信号以及长度比该第二使能信号长的第一使能信号，选择上述多相时钟信号的边缘而生成上述多脉冲信号的第奇数个边缘的第一延迟选择电路；以上述信号分配电路所输出的上述定时信号以及表示上述多脉冲信号的第偶数个边缘相对于上述定时信号的延迟量的延迟量信号、多相时钟信号为输入，使用上述延迟量信号、从上述定时信号生成的规定长度的第二使能信号以及长度比该第二使能信号长的第一使能信号，选择上述多相时钟信号的边缘而生成上述多脉冲信号的第偶数个边缘的第二延迟选择电路；对上述第一、第二延迟选择电路的输出进行“异”处理，输出写入补正的定时信号的“异”电路；利用上述“异”电路的输出的上升沿以及下降沿这两个边缘，生成由多脉冲信号构成的写入补正信号的输出生成电路。