| 发明名称 | 用于测试具有阱的集成电路的方法和系统 | ||
| 摘要 | 一种用于测试半导体电路(10)的方法，包括测试电路并在测试期间调节电路的阱偏置(14，18)。该方法通过在测试期间调节阱偏置改善了基于电压的和IDDQ测试和诊断的分辨率。另外，该方法在应力测试中提供了更有效的应力。该方法应用于IC，其中半导体阱(阱和/或衬底)与芯片VDD和GND分离地连线，允许在测试期间对阱电势的外部控制(40)。总之，本方法依赖于利用阱偏置来改变晶体管的阈值电压。 | ||
| 申请公布号 | CN100495056C | 申请公布日期 | 2009.06.03 |
| 申请号 | CN03826009.3 | 申请日期 | 2003.02.20 |
| 申请人 | 国际商业机器公司 | 发明人 | A·加蒂克;D·A·格罗施;M·D·诺克斯;F·莫提卡;P·奈伊;J·范霍恩;P·S·祖霍斯基 |
| 分类号 | G01R31/26(2006.01)I | 主分类号 | G01R31/26(2006.01)I |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 于 静;李 峥 |
| 主权项 | 1. 一种用于测试具有阱(14，18)的集成电路(10)的方法，所述阱与电路电源电压和接地分离地连线，所述方法包括以下步骤：测试电路，包括单独地调节n晶体管(16)的p阱(14)偏置和p晶体管(20)的n阱(18)偏置；以及通过所述测试确定是否存在缺陷；其中所述阱(14，18)包括分区，所述调节步骤包括对至少一个分区相对于至少另一个分区施加不同的阱偏置条件，以及将所述确定步骤整体或逐分区地施加到所述电路。 | ||
| 地址 | 美国纽约 | ||