发明名称 |
在半导体器件中形成硬掩模图案的方法 |
摘要 |
一种在半导体器件中形成硬掩模图案的方法,仅仅实施用于在平面上形成具有行方向线形和列方向线形的图案的工艺,使得可以形成硬掩模图案以限定密集配置的有源区。硬掩模图案的间距小于曝光设备的分辨率极限。 |
申请公布号 |
CN101447398A |
申请公布日期 |
2009.06.03 |
申请号 |
CN200810125233.9 |
申请日期 |
2008.06.16 |
申请人 |
海力士半导体有限公司 |
发明人 |
郑宇荣 |
分类号 |
H01L21/00(2006.01)I;H01L21/033(2006.01)I;H01L21/311(2006.01)I;H01L21/8242(2006.01)I |
主分类号 |
H01L21/00(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 |
代理人 |
刘继富;顾晋伟 |
主权项 |
1. 一种在半导体器件中形成硬掩模图案的方法,所述方法包括:在半导体衬底上形成的硬掩模层上形成第一蚀刻掩模图案;在所述半导体衬底上形成包括第一图案和第二图案的第二蚀刻掩模图案,所述第一图案与所述第一蚀刻掩模图案交叉,每一个第二蚀刻掩模图案布置在所述第一蚀刻掩模图案之间;在所述半导体衬底上形成第三蚀刻掩模图案,每一个第三蚀刻掩模图案布置在所述第一图案之间;实施第一蚀刻工艺,使得所述第一蚀刻掩模图案保留在其中所述第一图案与所述第一蚀刻掩模图案交叉的区域上,并且所述第二图案保留在其中所述第一图案与所述第二图案交叉的区域上;和通过利用所述保留的第一蚀刻掩模图案和所述第二图案作为蚀刻掩模的第二蚀刻工艺,图案化所述硬掩模层以形成硬掩模图案。 |
地址 |
韩国京畿道利川市 |