| 发明名称 | 半导体器件的制造方法 | ||
| 摘要 | 本发明涉及一种半导体器件的制造方法。本发明的课题在于推进QFN(四方扁平无引线封装)的多管脚化。半导体芯片(2)在被安装在管芯底座部(4)上的状态下被配置在密封体(3)的部。在管芯底座部(4)的周围，以由与管芯底座部(4)和悬吊引线(5b)相同的金属构成的多条引线(5)包围管芯底座部(4)的方式进行了配置。这些引线(5)的一个端部一侧(5a)经Au焊丝(6)与半导体芯片(2)的主面的键合焊盘导电性地连接，另一个端部一侧(5c)以密封体(3)的侧面为终端。为了缩短每一条引线(5)与半导体芯片(2)的距离，一个端部一侧(5a)分布在管芯底座部(4)的附近，一个端部一侧(5a)的与邻接的引线(5)的间距比另一个端部一侧(5c)的与邻接的引线(5)的间距小。 | ||
| 申请公布号 | CN101447438A | 申请公布日期 | 2009.06.03 |
| 申请号 | CN200810186383.0 | 申请日期 | 2002.11.20 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 伊藤富士夫;铃木博通 |
| 分类号 | H01L21/50(2006.01)I;H01L21/56(2006.01)I;H01L21/60(2006.01)I;H01L23/495(2006.01)I | 主分类号 | H01L21/50(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 郭 放 |
| 主权项 | 1、一种半导体器件的制造方法，具有以下工序：a. 准备形成有多个图形的引线框，其中，上述多个图形的每个具有管芯底座部和配置在上述管芯底座部的周围的多个引线；b. 将多个半导体芯片分别安装在上述多个管芯底座部上方；c. 通过多个焊丝分别将上述多个半导体芯片的每个与相应的上述多个引线电连接；d. 在上述工序c之后，利用上模和下模夹住相邻的上述多个图形之间的一部分，并通过连通部分向多个腔中注入树脂来形成多个树脂密封体，其中，上述多个腔和上述连通部分形成在上述上模和下模中的一个上，上述多个腔分别与上述多个图形相对应，上述连通部分形成在相邻的上述多个腔之间，上述连通部分不被上述上模和下模夹住，上述多个树脂密封体中的一个通过连接部分与另一个树脂密封体相连接，以及上述连接部分形成在与上述联通部分相对应的部分处；以及e. 在上述工序d之后，利用切割装置切割上述引线框和上述多个树脂密封体，从而将上述多个树脂密封体分割成单个的小片。 | ||
| 地址 | 日本东京 | ||