| 摘要 |
Der HVIC beinhaltet eine dielektrische Schicht (2) und eine aktive SOI-Schicht (3), welche auf ein Siliziumsubstrat (1) gestapelt sind, einen Transistor (4), der in der Oberfläche der aktiven SOI-Schicht (3) ausgebildet ist, und eine Grabenisolationsregion (5), die um den Transistor (4) herum ausgebildet ist. Die dielektrische Schicht (2) beinhaltet eine erste vergrabene Oxidschicht (10), die auf der Oberfläche des Siliziumsubstrates (1) ausgebildet ist, eine Abschirmschicht (11), die unterhalb der ersten vergrabenen Oxidschicht (10) gegenüber dem Elementbereich ausgebildet ist, eine zweite vergrabene Oxidschicht (12), die um die Abschirmschicht (11) ausgebildet ist, und eine dritte vergrabene Oxidschicht (13), die unterhalb der Abschirmschicht (11) und der zweiten vergrabenen Oxidschicht (12) ausgebildet ist. Deshalb weisen die Potentiallinien PC innerhalb der dielektrischen Schicht (2) eine geringe Dichte auf und eine hohe Spannungsfestigkeit wird erreicht.
|
