| 发明名称 | 图形处理器单元管线中的条件执行位 | ||
| 摘要 | 本发明涉及图形处理器单元管线中的条件执行位。一种在图形处理器单元中的算术逻辑级包含若干算术逻辑单元(ALU)。将指令应用于包括与不同像素相关联的像素数据的多组操作数。条件执行位的值确定所述ALU如何处理一组操作数中的所述像素数据。 | ||
| 申请公布号 | CN101441761A | 申请公布日期 | 2009.05.27 |
| 申请号 | CN200810135197.4 | 申请日期 | 2008.08.15 |
| 申请人 | 辉达公司 | 发明人 | 泰森·J·伯兰格;克雷格·M·奥克鲁丽卡 |
| 分类号 | G06T1/20(2006.01)I;G06F9/38(2006.01)I;G06F7/57(2006.01)I | 主分类号 | G06T1/20(2006.01)I |
| 代理机构 | 北京律盟知识产权代理有限责任公司 | 代理人 | 王允方 |
| 主权项 | 1. 一种图形处理器单元(GPU)管线，其包括：多个算术逻辑单元(ALU)，其可操作以用于根据指令执行算术运算，其中将所述指令应用于多组包括像素数据的操作数，所述多组操作数中的每一组操作数与多个像素中的相应像素和相应的条件执行位相关联，且其中与所述多组操作数中的第一组操作数相关联的条件执行位的值确定所述ALU如何处理所述第一组操作数中的所述像素数据。 | ||
| 地址 | 美国加利福尼亚州 | ||