用于改善深亚微米MOS晶体管和存储单元的驱动能力、漏电及稳定性的装置和方法

摘要

本发明提供一种用于制造可在低于1.5V电压下工作的金属氧化物半导体(MOS)晶体管的装置和方法，其中MOS晶体管具有高面积效率，并且MOS晶体管的驱动能力和漏电流得到改善。本发明使用不会改变现有MOS技术工艺的动态阈值电压控制设计。本发明提供控制晶体管阈值电压的技术。在截止状态中，晶体管的阈值电压设定为较高，保持晶体管漏电为低值。在导通状态，阈值电压设定为低值，导致驱动能力增加。本发明特别适应于体硅和绝缘体上硅(SOI)CMOS的MOS技术。本发明还适应于SRAM、DRAM以及NVM器件以及其它存储单元。

主权项

1、一种用于具有源极端、漏极端、栅极端以及衬底端子的金属—氧化物—半导体(MOS)晶体管中减小漏电流并增加驱动电流的装置，所述装置包括：连接在所述MOS晶体管的所述栅极端与所述衬底端子之间的控制电路，所述控制电路在所述MOS晶体管处于截止状态时，产生所述MOS晶体管中较高的阈值电压，并且在所述MOS晶体管处于导通状态时，产生所述MOS晶体管中较低的阈值电压。