传输线终端补偿电路

摘要

本发明提出一种芯片内终端电阻的补偿电路，可以产生精确的终端阻抗以补偿因为制程、温度、电压的变化等所造成的终端阻抗的误差。本发明的最大特点是以数字的方式调校包含n+1个分别具有2⁰×k×r、2¹×k×r、2²×k×r、…、2ⁿ×k×r等阻抗值的并联电阻数组，本发明藉由打开或关闭n+1个和这n+1个电阻串联的开关装置，而使得这个电阻数组呈现是外部阻抗的k/m倍(k＞0，m≥1)的终端阻抗，而不限于仅能产生等于外部阻抗、或是外部阻抗的一个固定倍数的终端阻抗。

主权项

1. 一种传输线终端电阻补偿电路，是实施于一芯片内部以提供与该芯片的一外部传输线的一外部阻抗相匹配的一终端阻抗，该传输线终端电阻补偿电路包含：一终端电阻数组，该终端电阻数组包含n+1个并联的第一电阻，其中，n大于等于1，该n+1个第一电阻的阻抗分别为20×k×r、21×k×r、22×k×r、...、2n×k×r，其中，k，r均大于零，该n+1个第一电阻按照阻抗大小依序排列，每个该第一电阻各自串联一第一开关装置，该n+1个第一开关装置各自是呈短路或断路的状态，所述n+1个第一开关装置中的每一个是分别由与所述n+1个第一开关装置中的每一个对应的控制信号b0、b1、b2、...、bn所控制，该终端电阻数组的阻抗即为该终端阻抗；以及一调校电路，该调校电路进一步包含一比较电阻数组、一比较计数电路；该比较计数电路是以该n+1个控制信号b0、b1、b2、...、bn为输出；该比较电阻数组包含n+1个并联的第二电阻；该n+1个第二电阻的阻抗分别为20×r、21×r、22×r、...、2n×r；该n+1个第二电阻按照阻抗大小、以及与该终端电阻数组的第一电阻相同顺序排列；每个第二电阻各自串联一第二开关装置；该n+1个第二开关装置各自是呈短路或断路的状态，所述n+1个第二开关装置中的每一个是分别由所述n+1个第二开关装置中的每一个对应的控制信号b0、b1、b2、...、bn所控制；其中，该比较计数电路输出的控制信号bj同时控制和第一电阻2j×k×r串连的第一开关装置、以及和第二电阻2j×r串连的第二开关装置，其中，j大于等于0，小于等于n；该比较计数电路是依照所欲匹配的该外部阻抗，自动将该比较计数电路所包含的计数器的值以b0、b1、b2、...、bn循序输出，进而开启与关闭对应的第一与第二开关装置，直至该比较电阻数组的阻抗等于该外部阻抗的1/m，使得该计数器两端电压相等，进而得到该终端电阻数组的阻抗等于该外部阻抗的k/m，其中，m大于等于1。