发明名称 用于验证预先擦除的具有页缓冲器的非易失性存储器装置
摘要 非易失性存储器装置具有可验证预先擦除的页缓冲器。所述装置可包括:单元阵列,具有由安置于位线与字线的交叉区域的存储器单元所组成的多个串;以及多个页缓冲器,经由读出线而连接至该位线。该多个页缓冲器的每一个包括:预先擦除检测单元,响应读出线的信号检测预先擦除,以验证是否已擦除编程至存储器单元的数据;主擦除检测单元,响应于读出线的信号而检测主擦除,以验证是否已擦除编程至存储器单元的数据;锁存电路,在预先擦除验证时响应预先擦除检测单元的输出信号储存数据,并在主擦除验证时响应该主擦除检测单元的输出信号储存数据;以及验证单元,在预先擦除验证或主擦除验证时响应锁存电路的信号而验证预先擦除或主擦除的通过或失败。
申请公布号 CN100492542C 申请公布日期 2009.05.27
申请号 CN200610051413.8 申请日期 2006.02.24
申请人 海力士半导体有限公司 发明人 李柱烨
分类号 G11C16/10(2006.01)I;G11C16/20(2006.01)I 主分类号 G11C16/10(2006.01)I
代理机构 北京市柳沈律师事务所 代理人 黄小临;王志森
主权项 1. 一种非易失性存储器装置,其包含:单元阵列,其具有由安置于位线与字线的交叉区域的存储器单元所组成的多个串;以及多个页缓冲器,其经由读出线连接至该位线,该多个页缓冲器的每一个包含:预先擦除检测单元,其响应于该读出线的信号以及预先擦除验证信号而检测预先擦除,以便验证是否已擦除编程至该存储器单元中的数据;主擦除检测单元,其响应于该读出线的信号而检测主擦除,以便验证是否已擦除编程至该存储器单元中的数据;锁存电路,其在预先擦除验证时响应于该预先擦除检测单元的输出信号而储存数据,且在主擦除验证时响应于该主擦除检测单元的输出信号而储存数据;以及验证单元,其在预先擦除验证或主擦除验证时响应于该锁存电路的信号,而验证该预先擦除或该主擦除的通过或失败。
地址 韩国京畿道