非易失性半导体存储器

摘要

本发明包括在诸如闪存存储器器件之类非易失性存储器器件中使用的浮栅晶体管结构。在一个实施例中，系统包括CPU和包括具有存储器单元的阵列的存储器器件，所述存储器单元具有柱状结构和插在结构之间接近结构中之一的浮栅结构。在另一个实施例中，存储器器件(10)包括具有相邻FET的存储器单元的阵列，所述FET具有源/漏极区和公共浮栅结构，所述浮栅结构与一个FET的源/漏极区隔开第一距离，与另一个FET的源/漏极区隔开第二距离。在在另一个实施例中，通过把柱状结构放置在衬底上和在结构之间接近结构中之一处插入浮栅结构而形成存储器器件。

主权项

1. 一种计算机系统，包括：CPU；以及耦合到CPU的至少一个存储器器件，所述存储器器件包括具有以行和列排列的存储器单元的阵列，用于存储所需要的逻辑状态，每个单元包括第一柱状结构和隔开的第二柱状结构，所述第一柱状结构和第二柱状结构都具有一个第一源/漏极区和一个第二源/漏极区，具有插在第一柱状结构和第二柱状结构之间并与第一和第二柱状结构隔开的浮栅结构，浮栅的位置与第一和第二柱状结构中所选择的一个较接近，其中，所述第一柱状结构的第二源/漏极区和第二柱状结构的第二源/漏极区电耦合。