图案化及缩小一半导体装置间距的方法

摘要

本发明是有关一种图案化一半导体装置间距的方法及缩小半导体装置间距的方法，揭露了一种在目标薄层上形成图案层的方法。图案化一半导体装置间距的方法，包含：形成一第一图案层于目标层之上，包含复数第一与第二柱体，以第一距离分隔；形成复数间隙壁于各第一与第二柱体侧壁之上，两间隙壁间具有沟槽；形成填充层于沟槽中，包含第三柱体，宽度与第一柱体与第二柱体相同；及去除复数间隙壁。该方法利用崭新低温间隙壁(spacer)结构，相较之下此种图案层的图案间距可小于传统使用微影方法的图案化的图案间距。较小的图案间距可将目标层分割为复数个间距微小的区域，既提供较高的密度，且可降低元件尺寸，该结构与方法可应用于图案化记忆装置的一字线层的制程。

主权项

1、一种图案化一半导体装置间距的方法，其特征在于其包含以下步骤：形成一第一图案层于一目标层之上，该第一图案层包含复数个第一柱体与复数个第二柱体，各该第一柱体与各该第二柱体均具有一第一宽度，各该第一柱体与各该第二柱体之间均以一第一距离分隔；形成复数个间隙壁于各该第一柱体与各该第二柱体的复数的侧壁之上，其中相对的两个该间隙壁之间具有一沟槽；形成一填充层于该沟槽中，该填充层包含一第三柱体，该第三柱体的宽度与该第一柱体与该第二柱体相同；以及去除该复数间隙壁；其中该第一柱体与该第二柱体之间分别藉由一第二距离与该第三柱体分隔，该第二距离小于该第一距离，以及各该第一柱体、各该第二柱体、与各该第三柱体包含位于该目标层上的一第二图案层。