发明名称 用于单片、硅基光电电路的设计、仿真和验证的集成方法
摘要 使用计算机辅助设计(CAD)工具来执行在单片的硅基的电光芯片中的电学和光学部件的集成设计、验证和布局。为包含在最终的硅基单片结构中的三种类型单元:(1)数字的电子集成电路单元;(2)模拟/混和信号电子集成电路单元;和(3)光电单元(包括有源和无源光器件)准备分立的顶级的行为逻辑设计。一旦完成行为逻辑设计,其结果被结合并被联合仿真。为电路中每个不同类型单元开发并验证物理布局设计。分立的物理布局随后被联合验证以评价总的物理设计的特性。对联合仿真的结果和联合验证的结果进行比较,以及在逻辑设计和/或物理布局中进行的改变,直至得到所希望的操作参数。一旦生成所希望的结果,则考虑常规的晶片级制作操作以提供最终产品(“产品定案”)。
申请公布号 CN100492372C 申请公布日期 2009.05.27
申请号 CN200580020911.X 申请日期 2005.06.22
申请人 斯欧普迪克尔股份有限公司 发明人 卡尔潘都·夏斯特里;索哈姆·帕塔克;普拉卡什·约托斯卡;鲍利尔斯·莫欣斯基斯;拜平·达玛
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京安信方达知识产权代理有限公司 代理人 颜 涛;郑 霞
主权项 1. 一种用于执行单片集成电路结构的设计、布局和验证的装置,所述结构包括至少一个数字电子单元、至少一个模拟/混合信号单元和至少一个光-电单元,所述装置包括:多个设计模块,其用于在所述多个设计模块的分立的模块中按照行为/逻辑设计要求定义和合成所述至少一个数字单元、所述至少一个模拟/混合信号单元和所述至少一个光-电单元;一联合仿真模块,其响应自所述多个设计模块的逻辑设计输出,用于同时仿真每种类型单元并评价结合的逻辑能力;多个物理布局模块,其每一个响应自相关的设计模块的所述逻辑设计输出,用于将所述逻辑设计转换成物理布局布置;一联合验证模块,其响应自所述多个物理布局模块的所述物理布局输出,用于同时验证每一类型单元的所述物理布局并评价所述单元结合的性能;和一比较器,其响应自所述联合仿真和所述联合验证模块的输出,以判定在所述输出之间是否达到满意的相关性,以使要执行的最终产品定案得以进行。
地址 美国宾夕法尼亚州