发明名称 绝缘栅半导体器件及其新型自对准制造方法
摘要 一种绝缘栅半导体器件,包括具有顶表面的半导体基板(1)和从分层结构(2)在顶表面上形成的绝缘栅(21,22),上述分层结构(2)包括至少一个电绝缘层(22),其中分层结构(2)的至少一个条(41,42)被设置在绝缘栅(21,22)边缘与第一主接触之间的顶表面的区域上。一种用于绝缘栅半导体器件的制造方法,包括以下步骤:在所述分层结构(2)中形成单元窗(3),形成至少一个过程掩模(51),其部分地覆盖单元窗(3),并延伸以至少部分覆盖分层结构的所述至少一个条(41,42),所述至少一个条(41,42)起到用于至少一个过程掩模(51)的边缘的作用。
申请公布号 CN101442008A 申请公布日期 2009.05.27
申请号 CN200810188649.5 申请日期 2003.12.09
申请人 ABB瑞士有限公司 发明人 穆纳福·拉希莫;克里斯托夫·冯·阿克斯
分类号 H01L21/331(2006.01)I;H01L29/739(2006.01)I 主分类号 H01L21/331(2006.01)I
代理机构 北京集佳知识产权代理有限公司 代理人 康建峰;高少蔚
主权项 1. 一种制造绝缘栅半导体器件单元的方法,包括如下步骤:在半导体基板(1)的阴极侧上的分层结构(2)中形成单元窗(3),所述分层结构包括所述半导体基板(1)的顶部上的氧化物层(22)和所述氧化物层(22)的顶部上的多晶硅层(21),所述单元窗通过部分地向下去除所述分层结构直至所述基板而形成,留下所述分层结构的至少两个隔离条(41,42)保留在所述单元窗内,所述隔离条(41,42)把所述单元窗(3)划分成位于所述隔离条和所述单元窗的外边缘之间的外单元窗区和位于所述隔离条之间的内单元窗区;通过如下在所述半导体基板中形成第一和第二掺杂区(11,12):分别将过程掩模应用到所述内或外单元窗区,并且经由另一个、未被覆盖的单元窗区把掺杂物注入到所述基板中;其特征在于,在单元窗形成步骤之中或之后,通过进一步向下去除一些所述分层结构直至所述基板,在所述隔离条(41,42)中形成开口(411,421);通过经由所述开口(411,421)将掺杂物注入到所述基板中,在所述开口(411,421)之下的所述半导体基板中形成第三掺杂区(13);为最终的绝缘栅半导体器件单元保留所述至少两个隔离条(41,42)。
地址 瑞士巴登