非易失性可编程逻辑电路架构

摘要

非易失性可编程逻辑器件架构，主要涉及电子技术，特别涉及集成电路技术。本发明包括第一控制电路和第二控制电路，由M×N个逻辑单元构成矩阵，M≥2，N≥3，每个逻辑单元包括顺次连接的非易失性存储器、易失性存储器和控制管。本发明的有益效果包括：易于加工；具有很高工艺可移植性；能实现在系统可重构；有利于提高器件的工作速度，降低器件的静态功耗。

主权项

1、非易失性可编程逻辑电路架构，包括第一控制电路和第二控制电路，其特征在于，由M×N个逻辑单元构成矩阵，M≥2，N≥3，每个逻辑单元包括顺次连接的非易失性存储器、易失性存储器和控制管，每一个逻辑单元包括两个串联的控制管，其中第一个控制管的栅极与第一控制电路连接，漏极通过第二控制电路接输出端，源极与第二个控制管的漏极连接；第二个控制管的栅极与易失性存储器连接，源极接地。