| 主权项 |
1.一种防护静电放电与电磁干扰之电路板结构，适用于一印刷电路板(Printed Circuit Board，PCB)，该电路板结构包括：一电路布局区域，该电路布局区域包括至少一电子元件或一信号走线；以及一环形线路，围绕在该电路布局区域的外围，形成一封闭回路。2.如申请专利范围第1项所述之电路板结构，其中该环形线路连接至一接地端。3.如申请专利范围第1项所述之电路板结构，其中该环形线路具有一预设电压位准。4.如申请专利范围第1项所述之电路板结构，其中该电路布局区域与环形线路系设置于该印刷电路板的一第一面。5.如申请专利范围第1项所述之电路板结构，其中该印刷电路板的一第二面为一接地面，且该环形线路经由至少一导通孔(via)连接至该接地面。6.如申请专利范围第1项所述之电路板结构，其中该环形线路包括复数个转折处，且该些转折处的一转折角度皆为钝角。7.如申请专利范围第1项所述之电路板结构，其中该环形线路包括复数个转折处，且该些转折处皆为圆弧形。8.如申请专利范围第1项所述之电路板结构，其中该环形线路邻近于该印刷电路板的边界。9.如申请专利范围第1项所述之电路板结构，其中该环形线路距离该印刷电路板的边界为20毫英寸(mil)。10.如申请专利范围第1项所述之电路板结构，其中该环形线路的线宽为30毫英寸(mil)。11.如申请专利范围第1项所述之电路板结构，其中该电路布局区域与该环形线路系位于该印刷电路板的一顶层或一底层。12.如申请专利范围第1项所述之电路板结构，其中该电路布局区域与该环形线路系位于该印刷电路板的一信号走线层。图式简单说明：图1是根据本创作一实施例之具防护静电放电与电磁干扰防护之多层结构的印刷电路板示意图。图2A是图1多层结构的印刷电路板顶层的电路布局示意图。图2B是图1多层结构的印刷电路板底层的电路布局示意图。图2C是图1多层结构的印刷电路板信号走线层的电路布局示意图。 |
